記事 ID: 000094397 コンテンツタイプ: 製品情報 & ドキュメント 最終改訂日: 2023/03/29

外部メモリー・インターフェイスに Spread Spectrum Reference Clock (SSC) をインテル® FPGA IPできますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

JEDEC とドキュメントでは、Spread Spectrum Clocking が言及しています。またドキュメントには、外部メモリー・インターフェイスで使用される I/O フェーズロック・ループ (PLL) が、Spread Spectrum Clocking をサポートインテル® FPGA IPと記載されています。これにより、外部メモリー・インターフェイスに Spread Spectrum Clocking を使用インテル® FPGA IPという結論につながる可能性があります。

解決方法

タイミング・クロージャーの観点から見た場合、Spread Spectrum Clocking (SSC) は外部メモリー・インターフェイスインテル® FPGA IPではサポートされません。

追加情報

ユーザーガイドインテル® FPGA IP外部メモリー・インターフェイスは、この情報で更新されます。

関連製品

本記事の適用対象: 4 製品

インテル® Arria®
インテル® Cyclone®
インテル® MAX®
インテル® Stratix®

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。