記事 ID: 000094233 コンテンツタイプ: エラーメッセージ 最終改訂日: 2025/06/04

クリティカル警告 (19519): 再構成可能なパーティション "*" 内のレジスタ "*|dcfifo_component|auto_generated|wrptr_g[5]) のインスタンス割り当て "POWER_UP_LEVEL" は無視されます。パーシャル・リコンフィグレーション中の初期状態は保証されません。

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    FIFO インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション v22.4 以前の問題により、パーシャル・リコンフィグレーション (PR) デザイン・パーティションに FIFO IP を含めると、このクリティカル警告が表示されることがあります。

解決方法

DCFIFO または SCFIFO IP インスタンスのリセットポート (aclr または sclr) が有効になっており、デザイン・パーティションがユーザーモードに入る前にこのリセットがアサートされている限り、この警告は無視しても問題ありません。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 3 製品

インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Cyclone® 10 GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。