記事 ID: 000094214 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/31

Prime Pro Edition ソフトウェア v22.4 を使用する際、Intel Agilex® 7 F タイル PMA/FEC ダイレクト・マルチレート・インテル® FPGA IPの RTL インスタンスに「tx_pmaif_fifo_overflow」ポートインテル Quartus表示されないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 の問題により、Intel Agilex® 7 F タイル PMA/FEC ダイレクト・マルチレート・インテル® FPGA IPで、「tx_pmaif_fifo_overflow ポートを有効にする」オプションが誤って提供されます。

    解決方法

    この問題の回避策はありません。「tx_pmaif_fifo_overflow」ポートは、Intel Agilex® 7 F タイル PMA/FEC ダイレクト・マルチレート・インテル® FPGA IPで有効にしないでください。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    追加情報

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。