記事 ID: 000094101 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/18

インテル® Arria® 10 トリプルスピード・イーサネット・インテル® FPGA IPのテストベンチ例でシミュレーションが完了しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トリプルスピード・イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン 22.4 の問題により、TSE (SGMII + GXB) のテストベンチは 5 つのパケットのうち 3 つのパケットのみを受信し、シミュレーションが完了しません。この問題は、MAC がプリアンブルの 7 バイト未満でフレームを廃棄するためです。

解決方法

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.4 のパッチは、次のリンクからダウンロードできます。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v23.1 以降で修正されました。

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。