記事 ID: 000094100 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/17

内部エラー: サブシステム: FDRGN、ファイル: /quartus/fitter/fdrgn/fdrgn_expert.cpp、行: 5653

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以前の問題により、フィッターの段階でこの内部エラーが表示されることがあります。この内部エラーは、インテル® Arria® 10 SoC デバイスを使用する際に、ピンが HPS EMIF ピンまたは GPIO 出力ピンが専用の HPS EMIF IO バンクに配置されていない場合に発生することがあります。

    解決方法

    この問題を回避するには、インテル® Arria® 10 SoC デバイスを使用する際に、専用の HPS EMIF IO BANK (バンク 2K のレーン 3) に配置されているピンを取り外します。

    これは、HPS EMIF ピンまたは GPIO 出力ピンにのみ使用します。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Arria® 10 FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。