固定レートリンク (FRL) を使用した F タイル HDMI インテル® FPGA IPのデザイン例の SDC の問題により、リコンフィグレーション・プロファイルの生成を目的とした SDC 制約により、フィッターステージのコンパイル時間が長くなります。
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 でこの問題を修正するパッチが利用可能です。
以下のリンクからパッチ 0.45 をダウンロードしてインストールします。
- バージョン 22.3 Windows 用パッチ 0.45 (.exe)
- バージョン 22.3 Linux 用パッチ 0.45 (.run)
- バージョン 22.3 パッチ 0.45 (.txt) の Readme
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 でこの問題を修正するパッチが利用可能です。
以下のリンクからパッチ0.28をダウンロードしてインストールします。
- バージョン 22.4 Windows 用パッチ 0.28 (.exe)
- バージョン 22.4 Linux 用パッチ 0.28 (.run)
- バージョン 22.4 パッチ 0.28 (.txt) の Readme
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。