記事 ID: 000093986 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/11/15

ALTMULT_COMPLEX FPGA IP の VHDL ファイルを使用する際に構文エラーが発生しますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディション
  • ALTMULT_COMPLEX インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・スタンダード・エディションのバージョン 22.1 以前の問題により、ALTMULT_COMPLEX FPGA IP .vhd 用に生成された VHDL ファイルに構文エラーが含まれています。

    生成された IP ファイルを VHDL 言語で使用することは不可能です。

    解決方法

    回避策として、ユーザーは Verilog HDL 言語で IP を生成する必要があります。

    関連製品

    本記事の適用対象: 7 製品

    インテル® Cyclone® 10 LP FPGA
    インテル® MAX® 10 FPGA
    Cyclone® IV FPGA
    Cyclone® V FPGA & SoC FPGA
    Arria® II FPGA
    Arria® V FPGA & SoC FPGA
    Stratix® V FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。