記事 ID: 000093952 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/31

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.4 でコンパイルした際に、Intel Agilex® 7 FPGA R タイルデバイスを対象とする PCI Express 向けマルチチャネル DMA インテル® FPGA IPのデザイン例がハードウェア・テストで失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express 向けマルチチャネル DMA インテル® FPGA IP デザイン例をプログラミングして、Intel Agilex® 7 FPGA R タイルデバイス A0 または B0 ダイリビジョンをターゲットにすると、PIO テストは失敗し、DMA テストはキューのリセットの失敗を報告します。
    DK-DEV-AGI027RES : AGIB027R29A1E2VR0 = A0 ダイのリビジョン。
    DK-DEV-AGI027R1BES : AGIB027R29A1E2VR3 = B0 ダイのリビジョン。

    解決方法

    この問題をインテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 で修正するパッチがあります。

    パッチのインストール後、テストデザインを再生成して再コンパイルします。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア バージョン 23.1 で修正されました。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ FPGA & SoC FPGA
    インテル® Agilex™ I シリーズ FPGA 開発キット

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。