記事 ID: 000093928 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/04/11

F タイル PMA/FEC ダイレクト PHY マルチレート・インテル® FPGA IPを使用する場合に、IP_RECONFIG_ID割り当てを追加する方法

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • L タイル H タイル・トランシーバー・ネイティブ PHY インテル® Stratix® 10 FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    F-Tile ダイナミック・リコンフィグレーション・スイート インテル® FPGA IP・ユーザーガイドに記載されているように、インテル® Quartus® Prime ソフトウェアでリコンフィグレーション・プロファイル ID を自動的に選択できるようにすることをお勧めします。リコンフィグレーション・プロファイル ID の手動設定が必要な場合は、「IP ごとに」割り当てを追加します。

    解決方法

    このアサインメントは「IP ごとに」行われるものであり、プロファイルごとにではありません。イーサネット MRIP インスタンスの割り当ての例を以下に示します。

    set_instance_assignment -name IP_RECONFIG_ID 1 -to my_e25g_1_inst_1|eth_f_0

    デザインに (2) 二次プロファイルがあると仮定すると、プロファイル IP は次のように割り当てられます。

    Base Profile ID = 1
    セカンダリー・プロファイル 1 ID = 2
    セカンダリー・プロファイル 2 ID = 3

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。