記事 ID: 000093916 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/31

FEC がなく、PTP が有効になっている 100GE-4 または 200GE-4 プロファイルの F タイル・イーサネット・マルチレート・インテル® FPGA IPで、指定されているよりも高い精度結果が表示されるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インターフェイス
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.2 以降の不具合により、RSFEC なしで PTP を有効にした 100GE-4、または RSFEC なしで PTP を有効にした 200GE-4 リコンフィグレーション・グループを使用した場合、RX および TX タイムスタンプ・インターフェイスによって表される精度の結果が指定よりも大きくなることがあります。

    解決方法

    この問題の回避策はありません。
    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。