記事 ID: 000093821 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/29

VCS シミュレーターを使用して PCI Express* デザイン例の R タイル・マルチチャネル DMA インテル® FPGA IPをシミュレーションするとエラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 の問題により、VCS シミュレーターを使用して PCI Express* の R タイル・マルチチャネル DMA インテル® FPGA IP デザイン例をIntel Agilex®デバイス向けにシミュレートしようとするとエラーが発生します。

    次のエラーメッセージが表示されます。

    情報: 497636 ns DMA 読み込みを開始しています。H2D

    情報: 500949 ns キューのリセット...完成です

    情報: 501149 ns 読み取り DMA の MSI-X ライトバックを待機しています........

    致命的:4000000 ns非アクティブのためシミュレーションが停止しました!

    失敗: 致命的なエラーのためシミュレーションが停止しました!

    失敗: エラーのためシミュレーションが停止しました!

    $finishファイル "./." から呼び出されます。/..//../../ip/pcie_ed_tb/dut_pcie_tb_ip/intel_rtile_pcie_tbed_100/sim/altpcietb_g3bfm_log.v" 、144 行目。

    解決方法

    この問題の回避策はありません。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。