記事 ID: 000093407 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/11/30

NRZ モードの F タイル Interlaken インテル® FPGA IPと他の Interlaken IP 間のリンクが起動しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以前の問題により、ノンリターン・ツー・ゼロ (NRZ) モードの F タイル Interlaken インテル® FPGA IP と他の Interlaken Intellectual Property (IP) コアとの間にリンクがあるときに相互運用性の問題が発生する可能性があります。

    解決方法

    回避策はありません。
    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のバージョンで修正される予定です。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。