詳細
はい、HPS ファースト・ブート・モードのデザインは、セキュア・デバイス・マネージャー (SDM) ベースの インテル® Stratix® 10 および インテル Agilex® SoC デバイス上の JTAG 経由で構成することがサポートされています。
解決方法
HPS 最初の sof ファイルを生成するには、インテル® Quartus® Prime ソフトウェアのプログラミング・ファイル・ジェネレーター・ツールを使用して、ASx4 や AVST など、ボードでサポートされている JTAG コンフィグレーション・モードに使用することを目的とした画像を生成します。FSBL が入力 .sof ファイルに追加されていることを確認します。
_hps_auto.sof という名前の出力 .sof ファイルは、選択した出力ディレクトリー内の Programming File Generator ツールによって作成されます。このファイルには FSBL が含まれており、JTAG 経由で SoC FPGAを設定するために使用できます。
これは、インテル Stratix 10 SoC FPGA・ブート・ユーザー・ガイドおよび インテル Agilex SoC FPGA ブート・ユーザー・ガイドの次のリリースで更新される予定です。