インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 の問題が原因で、以下の構成では F タイル Serial Lite IV インテル® FPGA IP デザインのシミュレーションが失敗する場合があります。
- OPN: Intel Agilex® F タイル・デバイスで、末尾にサフィックスが VR0、VR1、VR2 の OPN がある
- シミュレーションモード:スローシミュレーション
- PMA 変調タイプ: NRZ
- PMA タイプ: FGT
- PMA データ速度: 17.4 Gbps
- PMA モード: TX/RX
- PMA レーン数: >=14
この問題は、シミュレーション・モデルが生成するクロック周波数が期待周波数から大きく偏差していることが原因で、FIFO が空になったり、FIFO がオーバーフローしたりします。
この問題を回避するには、次の 2 つの方法を採用できます。
- OPN を変更します: 末尾に VR3 および AA のサフィックスが付いた OPN を持つ F タイル・デバイスIntel Agilex®。
- シミュレーション・モードを Slowsim から Fastsim に変更します。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。