記事 ID: 000093262 コンテンツタイプ: エラッタ 最終改訂日: 2025/06/11

numprbu = 0 なのに、なぜ O-RAN FPGA IP は 1 つの U プレーン・パケット内の 1 つのセクションしか許可しないのですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

O-RAN FPGA IP Webcore バージョン 22.3 以前の問題により、numPrbu = 0 の場合、1 つの U プレーン パケットで許可されるセクションは 1 つだけでした。
ORAN FPGA IP では、1 つの U プレーンパケットに numPrbu = 0 の複数のセクションを含めることはできません。

解決方法

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 23.4 で修正されています。

関連製品

本記事の適用対象: 7 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ
インテル® Stratix® 10 MX FPGA
インテル® Stratix® 10 GX FPGA
インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 DX FPGA
インテル® Stratix® 10 TX FPGA
インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。