記事 ID: 000093252 最終改訂日: 2022/12/23

10 Quartus® Prime 開発ソフトウェア・プロ・エディションで生成された DDR4 IBIS ピンのモデルが同じバス信号で異 Stratix®なるのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    これは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションから生成された DDR4 IBIS モデルで予測されます。 IBIS モデルは、デザイン内のピン位置と機能に基づいています。

    x8/9 デザインでは、DQ またはアドレス / コマンドピンの一部が、DQS 機能をサポートするピン (x4 インターフェイス) に配置されています。

    DQ および DQS 機能の両方をサポートする I/O ピンの物理特性は、DQ 機能のみをサポートするピンとは若干異なるので、Quartus® Prime 開発ソフトウェア・プロ・エディション・ソフトウェアは、異なるモデルを使用してシミュレーションの精度を向上させます。

    解決方法

    これは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションから生成される DDR4 IBIS モデルの例です。mem_a(14) ピンと mem_a(13) ピンが DQS 機能ピンに割り当てられ、他のmem_aピンとは異なる IBIS モデル名を持っていることがわかります。

     

    mem_a(14)~パッドsstl12_rtio_r34cp1_dqs_lv
    mem_a(13)~パッドのsstl12_rtio_r34cp1_dqs_lv
    mem_a(12)~パッドsstl12_rtio_r34cp1_lv
    mem_a(16)~パッド sstl12_rtio_r34cp1_lv
    mem_a(15)~パッドsstl12_rtio_r34cp1_lv
    mem_a(2)~パッドsstl12_rtio_r34cp1_lv
    mem_a(6)~パッドsstl12_rtio_r34cp1_lv
    mem_a(0)~パッドのsstl12_rtio_r34cp1_lv
    mem_a(3)~パッドsstl12_rtio_r34cp1_lv
    mem_a(7)~パッドsstl12_rtio_r34cp1_lv
    mem_a(1)~パッドのsstl12_rtio_r34cp1_lv

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。