記事 ID: 000093177 コンテンツタイプ: トラブルシューティング 最終改訂日: 2022/12/08

インテル® Stratix® 10 デバイスの 3V I/O バンク内の同じ x4 DQ グループに、複数の個別に有効にされた Open Drain I/O を実装できる理由

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Stratix® 10 デバイスでは、3V I/O バンク内の各 x4 DQ グループが同じ出力イネーブル (OE) を共有するため、OEM を x4 DQ グループ内に分割することはできません。
ただし、以下の構築を実装し、同じ x4 DQ グループに配置する場合:

ENABLE_1 ='0' 以外の場合は INOUT_1 < = 0' (Z) です。
ENABLE_2 ='0' 以外の「Z」の場合、INOUT_2 < = 0。

このインテル® Quartus® Prime 開発ソフトウェア・プロ・エディションは、I/O を Open Drain として実装し、OE の接続を解除して DATA IN に移動することで RTL を変更します。これにより、両方の I/O バッファーに OE ポートが GND に接続され、同じニブリングに配置できるようになります。
 

解決方法

これは予期される動作です。

関連製品

本記事の適用対象: 1 製品

インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。