詳細
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.3 の問題により、以下の F タイル IP のデザイン例では、「ターゲットを絞った開発キット」が インテル Agilex® I シリーズ・トランシーバー SoC 開発キットとして選択された場合、SOF ファイルは生成されません。
- F タイル CPRI PHY インテル® FPGA IP
- F タイル CPRI PHY マルチレート・インテル® FPGA IP
- F タイル・ダイナミック・リコンフィグレーション・スイート インテル® FPGA IP
- F タイル・イーサネット・インテル® FPGA Hard IP
- F タイル Interlaken インテル® FPGA IP
- F タイル JESD204B インテル® FPGA IP
- F タイル JESD204C インテル® FPGA IP
- F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP
- F タイル Serial Lite IV インテル® FPGA IP
解決方法
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.3 でこの問題を回避するには、以下の手順に従って OPN を「AGIB027R31B1E1VAA」に変更します。
- デザイン例プロジェクト・ファイルを開く
- デバイスの 割り当て>に移動します。
- デバイスを「AGIB027R31B1E1VAA」に変更します。すべての場所と I/O 標準割り当てを削除するように求められたら、[いいえ] を選択します。
- IP アップグレード・ツールを起動します。
- 「自動アップグレード」を使用して IP コンポーネントのアップグレードを完了します。
- 通常どおりにデザインのコンパイルに進みます
この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.4 から修正されています。