記事 ID: 000093127 コンテンツタイプ: ネットワーク接続 最終改訂日: 2023/08/09

未使用の VREF ピンを V GX FPGA デバイスの IO ピンとして割り当てCyclone®ことができないのはなぜですか。

環境

    インテル® Quartus® II サブスクリプション・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

未使用の VREF ピンを Cyclone® V GX FPGA デバイスのユーザー IO として割り当てることはできません。

Cyclone® V GX FPGA ピン接続ガイドライン 7 ページ「VREF ピンを使用しない場合は、ピンが存在するバンクの VCCIO または GND に接続する必要があります」を参照してください。

解決方法

Cyclone® V デバイス・ハンドブック: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf (P17) にある情報は無視してください。
「ユーザー I/O として構成できる未使用の電圧リファレンス (VREF) ピン」と記載されています。

代わりに、次のリンクから更新されたハンドブックを参照できます https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

関連記事

https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf

https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

関連製品

本記事の適用対象: 1 製品

Cyclone® V GX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。