記事 ID: 000093023 コンテンツタイプ: エラッタ 最終改訂日: 2023/08/15

F タイル PMA/FEC ダイレクト PHY マルチレートのデザイン例 の 50G-1 バリアントで、PMA ダイレクト 50G へのダイナミック・リコンフィグレーションの移行が完了した後のシミュレーション実行中に、verifier_error信号のアサーションが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 の問題により、PMA Direct 50G へのダイナミック・リコンフィグレーションの移行を完了した後のシミュレーション実行中に、シミュレーション実行中に 「<シミュレーション時に data_errorが検出されました>ns, PRBS Checker がエラーを検出しました」 というメッセージで verifier_error のアサーションに遭遇する可能性があります。

    解決方法

    回避策では、デザイン例コンポーネント (testwrap_pma_direct.sv) の RTL を更新する必要があります。

    1. 共通フォルダにあるファイル testwrap_pma_direct.sv を開きます
    2. 行#361に移動します
    3. 置き換える

    "enable_rx_verifier[i] = (enable_rx_verifier[i] == 1) ?1 : rx_parallel_data[38+i*width_multiplier*80] & rx_parallel_data[118+i*width_multiplier*80] & rx_parallel_data[78+i*width_multiplier*80] & rx_parallel_data[79+i*width_multiplier*80] & rx_parallel_data[158+i*width_multiplier*80] & rx_parallel_data[159+i*width_multiplier*80];"

    "enable_rx_verifier[i] = rx_parallel_data[38+i*width_multiplier*80] & rx_parallel_data[118+i*width_multiplier*80] & rx_parallel_data[79+i*width_multiplier*80] make s& rx_parallel_data[159+i*width_multiplier*80];"

    1. ファイル testwrap_pma_direct.sv を保存して閉じます。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 22.4 で修正されています。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。