記事 ID: 000092940 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/10/11

デバイスの F タイルで Serial Lite IV のデザイン例によるハードウェア・テストを実行するとIntel Agilex®エラーが発生するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以前では問題があったため、Intel Agilex® デバイスの F タイル上の Serial Lite IV ハードウェアデザイン例の .qsf ファイルにHSSI_PARAMETER割り当てがありません。その結果、ハードウェア・テストが外部ループバック・モードで失敗することがあります。


    解決方法

    インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以前のバージョンでこの問題を回避するには、ユーザーは .qsf ファイルにHSSI_PARAMETER割り当てを手動で追加して、以下の値を設定する必要があります。

    txeq_main_tap、txeq_pre_tap_1、txeq_pre_tap_2、txeq_post_tap_1、rx_ac_couple_enable、rx_onchip_termination

    割り当ての値と例については、 F タイル・アーキテクチャーおよび PMA および FEC ダイレクト PHY IP ユーザーガイド を参照してください。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。