記事 ID: 000092901 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/11/07

サポートされる Siemens* QuestaSim* 2021.4 以降のバージョンで、PCI Express* デザイン例テストベンチの P タイル Avalon® ストリーミング・インテル® FPGA IPが正しくシミュレーションされないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

バージョン 22.3 以降の インテル® Quartus® Prime ソフトウェアと Siemens* QuestaSim* 2021.4、2022.4 ツールの間に互換性の問題があるため、PCI Express* デザイン例の P タイルAvalon®ストリーミング・インテル® FPGA IPのシミュレーションは、以下のエラーで正しくシミュレーションできません。
# 情報: 116032 ns RP ユーザー AVMM ドライバー: RP 構成を開始します。
#致命的:非アクティブのためシミュレーションが停止しました!
#失敗:致命的なエラーのためにシミュレーションが停止しました!
# 失敗: シミュレーションはエラーのため停止しました!

解決方法

この問題を回避するには、Siemens* Questa Sim-64 2022.2 を使用してください。

インテル® Quartus® Prime ソフトウェア・バージョン 23.3 以降では、Siemens* Questa Sim でシミュレーションを実行する前に、このコマンド " set USER_DEFINED_ELAB_OPTIONS "-voptargs=\"-noprotectopt\" を追加することでこの問題を解決します。

関連製品

本記事の適用対象: 4 製品

インテル® Agilex™ F シリーズ 開発キット
インテル® Stratix® 10 DX 開発キット
インテル® Agilex™ 7 FPGA & SoC FPGA F シリーズ
インテル® Stratix® 10 DX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。