記事 ID: 000092785 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/08/08

内部エラー: サブシステム: FPP、ファイル: /quartus/periph/fpp/fpp_design.cpp、行: 264

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    LVDS SERDES インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.3 以前の問題により、「外部 PLL を使用」オプションを有効にして LVDS SERDES インテル® FPGA IPをコンパイルすると、この内部エラーが表示されることがあります。このエラーは、別の IOPLL インテル® FPGA IPが外部 PLL にカスケード接続されている場合に発生します。

ジッタが大きすぎるため、外部 PLL を別の PLL からカスケード接続することはできません。

解決方法

このエラーを回避するには、LVDS SERDES インテル® FPGA IPの外部 PLL が他の PLL からカスケード接続されていないことを確認してください。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.4 以降で修正されており、エラー・メッセージが表示されます。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。