記事 ID: 000092775 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/06/18

「警告: NUMERIC_STD」という警告が複数表示されるのはなぜですか。=": FIR II FPGA IP コアのシミュレーション時にメタ値が検出され、FALSE を返す場合

環境

  • インテル® Quartus® Prime 開発ソフトウェア
  • FIR II インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    これらの警告は、FIR II FPGA IP コアで生成されたファイル auk_dspip_avalon_straming_source_hpfir.vhd でステートマシンを駆動する初期化されていないデータカウンター信号が原因で、シミュレーション中に発生します。

    解決方法

    これらの警告は、リセット中にステートマシンが既知の状態に駆動されるため、機能上の問題を引き起こすことは想定されていません。

    この警告は、ユーザーが無視しても問題ありません。

    この問題は、Quartus® Prime 開発ソフトウェアの今後のリリースで修正される予定はありません。

    関連製品

    本記事の適用対象: 10 製品

    Cyclone® V FPGA & SoC FPGA
    インテル® Cyclone® 10 FPGA
    インテル® MAX® 10 FPGA
    インテル® Stratix® 10 FPGA & SoC FPGA
    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA
    Arria® V FPGA & SoC FPGA
    インテル® Arria® 10 FPGA & SoC FPGA
    Cyclone® IV FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。