記事 ID: 000092740 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/09/12

複数の警告が表示されるのはなぜですか: "警告: NUMERIC_STD.TO_SIGNED: FIR II インテル® FPGA IPコアをシミュレートする際のベクトルの切り捨て」

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    FIR II インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

これらの警告は、FIR II インテル® FPGA IP VHDL ファイル hb1s_altera_fir_compiler_ii_1911_kmsq6ua_rtl_core.vhd で定数 (9) が 4 ビット符号付きベクトルとして表現されているため、シミュレーション中に発生します。

数値 9 は 4 ビット符号付き数値に収まりません。したがって、TO_SIGNED VHDL機能からのvector_truncated警告が表示されます。

9(1001)のビットパターンを4ビット符号付き数値として解釈すると、-7が得られます。

解決方法

インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 以前を使用している場合に「ベクトル切り捨て」という警告を削除するには、次の RTL 修正を行います。

次の IP 生成フォルダーで hb1s_altera_fir_compiler_ii_1911_kmsq6ua_rtl_core.vhd ファイルを検索します

<ip_variation_name>フォルダ/altera_fir_compiler_ii_1911/シム/

置き換える:

u0_m0_wo0_wi0_r0_ra0_count1_inner(カウンター,25)@14

低 = -1、高 = 6、ステップ = -1、初期化 = 5

u0_m0_wo0_wi0_r0_ra0_count1_inner_clkproc: プロセス (clk)

開始

IF (clk'EVENT AND clk = '1') は、

IF (areset = '1') THEN

u0_m0_wo0_wi0_r0_ra0_count1_inner_i <= TO_SIGNED(5, 4);

IF (u0_m0_wo0_memread_fanout_reg0_q = "1") の場合、

IF (u0_m0_wo0_wi0_r0_ra0_count1_inner_i(3 から 3) = "1") の場合、

u0_m0_wo0_wi0_r0_ra0_count1_inner_i <= u0_m0_wo0_wi0_r0_ra0_count1_inner_i - 9;

u0_m0_wo0_wi0_r0_ra0_count1_inner_i <= u0_m0_wo0_wi0_r0_ra0_count1_inner_i - 1;

次の場合に終了します。

次の場合に終了します。

次の場合に終了します。

次の場合に終了します。

プロセスを終了します。

あり(赤で変更):

u0_m0_wo0_wi0_r0_ra0_count1_inner(カウンター,25)@14

低 = -1、高 = 6、ステップ = -1、初期化 = 5

u0_m0_wo0_wi0_r0_ra0_count1_inner_clkproc: プロセス (clk)

変数 wider_var : 符号付き (4 ダウントゥ 0);

開始

IF (clk'EVENT AND clk = '1') は、

IF (areset = '1') THEN

u0_m0_wo0_wi0_r0_ra0_count1_inner_i <= TO_SIGNED(5, 4);

IF (u0_m0_wo0_memread_fanout_reg0_q = "1") の場合、

IF (u0_m0_wo0_wi0_r0_ra0_count1_inner_i(3 から 3) = "1") の場合、

wider_var := サイズ変更(u0_m0_wo0_wi0_r0_ra0_count1_inner_i,5) - 9;

wider_var := サイズ変更(u0_m0_wo0_wi0_r0_ra0_count1_inner_i,5) - 1;

次の場合に終了します。

u0_m0_wo0_wi0_r0_ra0_count1_inner_i <= wider_var(3 ダウントゥ 0);

次の場合に終了します。

次の場合に終了します。

次の場合に終了します。

プロセスを終了します。

synthフォルダにこのファイルの別のコピーがあることに注意してください。

<ip_variation_name>folder/altera_fir_compiler_ii_1911/synth/hb1s_altera_fir_compiler_ii_1911_kmsq6ua_rtl_core.vhd

「sim」コピーはシミュレーターに使用されます。インテル® Quartus® Primeソフトウェアは「シンセサイザー」コピーを使用します。

技術的には、シミュレーターの警告を修正するには、ファイルのsimバージョンのみを変更する必要があります。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.4 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。