記事 ID: 000092725 コンテンツタイプ: エラッタ 最終改訂日: 2023/08/15

SATA または USB モードで構成された F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP デザインが機能または機能しないのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.3 の問題により、SATA または USB モードで構成された F タイル PMA/FEC ダイレクト PHY インテル® FPGA IP デザインが意図したとおりに機能しません。

    トランスミッターPMAの電気的アイドル機能、スケルチ検出機能、およびこれら2つのプロトコルモードを対象とした信号検出機能は、意図したとおりに機能しません。上記の機能を備えたこれら2つのプロトコルモードを使用したテスト結果は、それに応じて機能せず、保証されません。

    これは、インテル Quartus® Prime Pro Edition ソフトウェア・バージョン 22.3 で、ソフトウェア関連の機能とルールベースの構成が正しく実装されていないことが原因です。

    解決方法

    回避策はありません。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。