記事 ID: 000092666 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/09/12

外部メモリー・インターフェイス (EMIF) IP サンプルデザインの全キャリブレーション・シミュレーションが失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • インテル® FPGA 向けシミュレーション・ツール
  • 外部メモリー・インターフェイス・インテル® Stratix® 20 FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    外部メモリー・インターフェイス (EMIF) IP の問題により、キャリブレーション・モードをフル・キャリブレーションに設定すると、サンプルデザインのシミュレーションが失敗することがあります。

    解決方法

    この問題を回避するには、次の手順を実行します。

    1. ファイル <生成されたデザイン例へのパス>/sim/ip/ed_sim/ed_sim_emif_cal/altera_emif_cal_iossm_261/sim/ed_sim_emif_cal_altera_emif_cal_iossm_261_*_arch.sv を開きます
    2. ファイル内のtennm_iossmインスタンス化を見つけます
    3. パラメーター iossm_use_model の値を 0 に変更するか、このパラメーターが存在しない場合は、値が 0 の新しいパラメーター iossm_use_modelを追加します
      • io_ssm のパラメーター セクションは次のようになります。

        tennm_iossm#(
        .gpt_ver(SEQ_GPT_GLOBAL_PAR_VER)、
        .nios_ver(SEQ_GPT_NIOS_C_VER)、
        .col_id(SEQ_GPT_COLUMN_ID)、
        .num_iopacks(SEQ_GPT_NUM_IOPACKS)、
        .pt_size(SEQ_GPT_PARAM_TABLE_SIZE)、
        .cal_config(SEQ_GPT_GLOBAL_CAL_CONFIG)、
        .slave_clk_divider(SEQ_GPT_SLAVE_CLK_DIVIDER)、
        .nios_clk_freq(REMAP_SEQ_GPT_NIOS_CLK_FREQ_KHZ)、
        .skip_steps(REMAP_SEQ_GPT_GLOBAL_SKIP_STEPS)、
        .parameter_table_hex_file(REMAP_IOSSM_GPT_HEX_FILENAME)、

        .abstract_phy ("偽")
        .iossm_sim_clk_period_ps(IOSSM_SIM_NIOS_PERIOD_PS)、
        .nios_calibration_code_hex_file(IOSSM_CODE_HEX_FILENAME)、
        .iossm_use_model (0)
        ) io_ssm (

    4. シミュレーションを再開します。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Agilex™ F シリーズ FPGA および SoC FPGA
    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。