記事 ID: 000092593 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/03/24

インテル Agilex 7 デバイスおよび インテル® Stratix® 10 デバイスの Serial Lite IV インテル® FPGA IPのrx_avs・インターフェイスに®無効なデータが存在するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 21.4 以前の問題により、リンクパートナーの Serial Lite IV インテル® FPGA IPをリセットすると、Serial Lite IV インテル® FPGA IPのrx_avs・インターフェイスで無効なデータが表示される可能性があります。

 

以下に、無効なデータの波形キャプチャー例を示します。

  1. ランダムなデータを含む、rx_avs_dataが切り替わります。
  2. rx_avs_validは切り替わりますが、rx_avs_validが高い場合、sop/eop はアサートされません。
  3. rx_link_upは、予期しないランダムなデータと有効なインジケーターで高くなります。rx_errorは PCS エラーを示しています。

解決方法

この問題を解決するには、以下のパッチを ダウンロード して インストール します。

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。