記事 ID: 000092461 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/04/15

インテル® Agilex™™ 7 デバイスをターゲットにした場合、Quartus® Prime 開発ソフトウェア・プロ・エディションの 全パッケージ・ピンのコンパイル・レポートに既知の問題はありますか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

はい。Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.3 以前を使用して Agilex™™ 7 デバイスを対象とするデザインをコンパイルすると、すべてのパッケージピンのコンパイル・レポートに以下の問題が表示されます。

1. PWRMGT_SCLとPWRMGT_SDAのI/O方向が 出力として表示されます。ただし、この I/O 方向は正しくありません。これらは bidir として表示されます。

2. HPS_COLD_nRESETに割り当てたSDM端子のピン名を HPS_COLD_RESETで表示し、このピンのI/O方向を 出力で表示しますが、この情報は正しくありません。ピン名は HPS_COLD_nRESET、I/O 方向は bider と表示してください。

解決方法

これらの問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションの将来のバージョンで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。