記事 ID: 000092449 コンテンツタイプ: トラブルシューティング 最終改訂日: 2024/11/18

外部ループバックで FGT PMA を備えた F タイル・イーサネット・マルチレート・FPGA IP を使用するダイナミック・リコンフィグレーションのデザイン例で安定性の問題が発生するのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.3 の問題により、FGT PMA を使用した外部ループバックで F タイル・イーサネット・マルチレート FPGA IP を使用するダイナミック・リコンフィグレーションのデザイン例で安定性の問題が発生する可能性があります。

使用している正確なマルチレート バリアントによっては、これらの問題はパケット数の不一致、PTP 精度エラー、PTP レディ タイムアウト、PTP 初期化エラー、予期しない PTP ステータス レジスタ値、RX PCS レディ タイムアウト、RX FEC ロック エラー、または RX パケット有効タイムアウトとして現れる場合があります。

解決方法

Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.3 でこの問題を解決するパッチがあります。
以下の適切なリンクから p atch 0.11 をダウンロードしてインストールし、プログラミング・ファイルを再生成してください。

この問題は、Quartus® Prime 開発ソフトウェア・プロ・エディションのバージョン 22.4 で修正されています。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。