記事 ID: 000092435 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/15

avl_csrと インテル® FPGA IP avl_memに同時にアクセスすると、汎用シリアル・フラッシュ・インターフェイスがハングするのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア
    汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

この問題は、汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPで、CSR 向けAvalon®メモリーマップド・エージェント・インターフェイス Avalon®およびメモリー・アクセス・ポート用メモリーマップド・エージェント・インターフェイスに同時にアクセスする際に、インテル® Quartus® Prime ソフトウェアで見られます。
どちらのポートも、異なる時間にアクセスする必要があります。

解決方法

回避策はありません。2 つのポートに個別にアクセスすることをお勧めします。

詳細については、 汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IP・ユーザーガイド - シグナル を参照してください。

関連製品

本記事の適用対象: 4 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Arria®
インテル® Cyclone®
インテル® Stratix®

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。