記事 ID: 000092330 コンテンツタイプ: ネットワーク接続 最終改訂日: 2022/11/30

GMII インターフェイスを備えた インテル® Arria® 10 HPS EMAC を、FPGA I/O ピンを使用して外部 PHY に接続する方法は?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    トリプルスピード・イーサネット・インテル® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

HPS がピン制限のあるデザインでは、EMAC 信号を GMII インターフェイスとして FPGA ファブリック・デフォルトでルーティングし、ソフト・アダプター・ロジックを介して SGMII モードに適応させることができます。

解決方法

インテル® HPS GMII から TSE 1000BASE-X/SGMII PCS ブリッジは、HPS の EMAC GMII/MII を SGMII インターフェイス向けのAltera 1000BASE-X/SGMII PCS コアに接続するロジックを提供する、FPGA・ファブリック内のソフト IP コアです。

また、インテル®はこのアプリケーションのリファレンス・デザインを提供しています。A10 SGMII リファレンス・デザイン - ユーザーマニュアル を参照し、リンクからリファレンス・デザイン・プロジェクトをダウンロードしてください:https://releases.rocketboards.org/

関連製品

本記事の適用対象: 1 製品

インテル® Arria® 10 SX SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。