記事 ID: 000092315 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

PTP が有効化された F タイル・イーサネット・マルチレート・インテル® FPGA IPの 100GE-4、100GE-2、200GE-4、または 400GE-8 FGT 再構成可能なバリアントが、TX および RX TAM カウンターと有効なレジスターの 0 を常に読み出すのはなぜですか。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・バージョン 22.1、100GE-4、100GE-2、200GE-4、または 400GE-8 FGT の問題により、PTP が有効になっている F タイル・イーサネット・マルチレート・インテル® FPGA IPの再構成可能なバリアントは、常に 0 を読み取ります。

    • ptp_tx_uim_tam_info1[30:16]
    • ptp_tx_uim_tam_info1[31]
    • ptp_rx_uim_tam_info1[30:16]
    • ptp_rx_uim_tam_info1[31]
    解決方法

    この問題の回避策はありません。PTP ソフトウェア・フローの UI 調整ステップをスキップしてください。
    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 22.3 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。