記事 ID: 000092301 コンテンツタイプ: エラーメッセージ 最終改訂日: 2024/11/23

ハードウェアで実行すると、O-RAN FPGA IP デザイン例で Rx フレームエラー 0x00000001レポートが表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

ハードウェア上で 25G イーサネット・ハード IP 向け O-RAN FPGA IP デザイン例を実行すると、システム・コンソール・ウィンドウにエラーが表示されます。

Rx フレーム エラー 0x00000001

この問題は、oran_agilex.tcl スクリプトのソースがエラーなしで実行され、chkphy_status コマンドが発行され、クロック周波数が正しく設定され、RX 周波数が期待どおりにロックされている場合に発生します。ただし、フレームエラーが表示されます。

解決方法

この問題を回避するには、Firecode の代わりに RS-FEC (528,514) を使用してイーサネット IP を生成し、デザインを再コンパイルし、新しく生成されたファイルで FPGA をプログラムし、ユーザーガイドに記載されている手順に従います。これらの変更では、RX フレームエラーは表示されないはずです。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。