linux-socfpga 5.15.x および you-boot-socfpga v2022.01 以降のインテル Stratix 10 SoC デザイン例 (10Gbe) を使用している場合、低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP がイーサネット・パケットの受信に失敗する理由とは?

uboot-socfpga v2022.01 と 10Gbe のインテル Stratix 10 SoC デザイン例の互換性の問題により、低レイテンシー・イーサネット 10G MAC インテル® Stratix® 10 FPGA IP は、linux-socfpga 5.15.x カーネルを使用する際にイーサネット・パケットを受信できない場合があります。

このエラーは、Linux シェルから ifconfig コマンドを呼び出す際に Rx エラーカウンターを確認します。また、この問題は、FPGAから HPS ブリッジを介してFPGA®からアクセスするインテル Agilexデバイスを対象とするデザインにも影響を与える可能性があります。

この問題は、u-boot-socfpga 2022.01 および 2022.04 ブランチで解決されました。

• u-boot-socfpga 2022.01 / 2022.04 ブランチの最新パッチを使用していることを確認します。
• 関連するコミット
  • 2022.01 - https://github.com/altera-opensource/u-boot-socfpga/commit/2544e805ea2b6e87a9261d51bb4fce10d78d1c2f
  • 2022.04 - https://github.com/altera-opensource/u-boot-socfpga/commit/fcf317324c5a9118a0d6d261f5a657a78ec31fa0

最新のハードウェアまたはソフトウェアのバージョン互換性情報については、 Rocketboards.org のインテル Stratix 10 SoC デザイン例のユーザーマニュアル を参照してください。

注: 現在の解像度の位置で以下の問題が発生する可能性があります: インテル® Stratix® 10 SX デバイスで ECC をオンにすると、FPGA-SDRAM インターフェイスを構成する方法