記事 ID: 000092243 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/02/08

エラー (19433): ロジックセル (信号名) を介して周辺と DSP または RAM (信号名) 間を転送すると、タイミング転送が不可能になります

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 外部メモリー・インターフェイス・インテル® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    このエラーメッセージは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションを使用して外部メモリー・インターフェイスインテル® Stratix®10 FPGA IP を直接ブロック RAM に接続してデザインをコンパイルする際に表示される場合があります。

    解決方法

    このエラーは、10 FPGA IP インテル® Stratix®外部メモリー・インターフェイスとブロック RAM 間に 1 つ以上のパイプライン・ステージを追加することで回避できます。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。