記事 ID: 000092082 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/01

タイミング・アナライザーが負のエッジ・クロックを正のエッジ・クロックとして報告する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以前の問題により、IO セル内のレジスターのタイミング・アナライザーにより、ネガティブエッジ・クロックがポジエッジ・クロックとして報告される場合があります。この問題は、インテル Agilex®デバイスをターゲットにしたデザインにのみ影響します。

    解決方法

    この問題を回避するには、IO セル内に反転クロックがある FF でレジスターパッキング手動で無効にします。例えば:

    set_instance_assignment -name FAST_INPUT_REGISTER -to <> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER -to <> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_REGISTER -to <to> -entity <entity name> OFF

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・ソフトウェア・バージョン 22.3 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。