記事 ID: 000092061 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

インテル® Quartus® Prime Pro Edition ソフトウェア・プログラマー v22.2 を使用して、Intel Agilex® 7 デバイスで SDI II インテル® FPGA IPマルチレートまたはトリプルレート・デザインをプログラミングした後、ビデオ出力が表示されないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime Pro Edition ソフトウェア・プログラマー・バージョン 22.2 の問題により、Intel Agilex® 7 デバイスで SDI II インテル® FPGA IPマルチレートまたはトリプルレート・デザインを使用すると、レシーバー側に SDI II ビデオ出力が表示されません。これは、F タイル PHY トランシーバーのダイナミック・リコンフィグレーションを実行した後、 rx_ready 信号がアサートされないためです。この問題は、ダイナミック・リコンフィグレーションをサポートするすべての SDI II インテル® FPGA IPデザイン例に影響します。

解決方法

インテル® Quartus® Prime Pro Edition ソフトウェア・プログラマーのバージョン 22.2 では、この問題を解決するパッチが用意されています。

以下のリンクからパッチ 0.06 をダウンロードしてインストールします。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連記事

SDI II インテル® FPGA IPマルチレートまたはトリプルレート・デザインを インテル Agilex でプログラミングした後にビデオ出力が表示されない理由® インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション・プログラマー v22.1 を使用した F タイル・デバイス

同じチャネルで TX と RX シンプレックス・モードの両方を Intel Agilex® F タイル・デバイスにマージすると、SDI II インテル® FPGA IP マルチレート (最大 12G-SDI) デザインが機能しないのはなぜですか?

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。