記事 ID: 000091959 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

詳細モードが有効になっている場合、汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPのフラッシュ・チップ・セレクト設定に既知の問題はありますか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    はい、インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.2 以前の問題により、汎用シリアル・フラッシュ・インターフェイス・インテル® FPGA IPで 詳細モード が有効になっていると、 フラッシュチップ選択 設定がコントロール・レジスター・ビットに正しくマッピングされません [7:4]

    例えば、コントロール・レジスタのビット [7:4] が '000' ではなくフラッシュ ・チップ・セレクト を '1' に設定すると、'001' のビット設定が適用されます。

    解決方法

    この問題を回避するには、詳細モードを無効にします。

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 23.1 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Stratix® 10 FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。