記事 ID: 000091739 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/09/12

TX と RX シンプレックス・モードの両方を Intel Agilex® 7 デバイスに同じチャネルでマージすると、SDI II インテル® FPGA IP マルチレート (最大 12G-SDI) デザインが機能しないのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インターフェイス
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

パッチ 0.06 がインストールされている インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.2 の問題により、同じチャネル内で TX シンプレックス・モードと RX シンプレックス・モードの両方をマージすると、F タイル SDI II インテル® FPGA IP マルチレート (最大 12G-SDI) デザインが機能しません。

この問題は、同一チャネル内に TX と RX の両方のシンプレックス・モードがある HD-SDI、3G-SDI、およびトリプルレート (最大 3G-SDI) デザインには影響しません。

解決方法

この問題を回避するには、マルチレート・デザインで TX と RX シンプレックス・モードを使用する場合、TX と RX レーンを 2 つの異なるチャネルに分離する必要があります。

この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアの今後のリリースで修正される予定です。

関連製品

本記事の適用対象: 1 製品

インテル® Agilex™ FPGA & SoC FPGA

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。