記事 ID: 000091708 コンテンツタイプ: トラブルシューティング 最終改訂日: 2022/09/22

Aldec Riviera-Pro バージョン 2020.04 で 5G-LDPC IP コアをシミュレーションする際、想定されるデコーダー出力と実際のデコーダー出力の間にミスマッチが生じるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    5G LDPC
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 または 21.2 を使用して 5G LDPC インテル® FPGA IPのデザイン例を生成すると、予測されるデコーダーの出力が Aldec Riviera-Pro シミュレーションの実際の出力と一致しないことがわかります。この問題の原因は、Aldec Riviera-Pro バージョン 2020.04 で発生し、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.1 および 21.2 でシミュレーション・ファイルが生成されます。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションバージョン21.3以降でサポートされているAldec Riviera-PROバージョン2021.4で解決されています。更新されたインテル Quartus・ソフトウェア・バージョンでデザインを再生成します。

関連製品

本記事の適用対象: 1 製品

インテル® プログラマブル・デバイス

1

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。