クリティカルな問題
インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 21.4 および 22.1 の問題により、非 AXI バックプレッシャー・モードの書き込み応答パスのデータ損失は、以下の理由により予測されます。
インテル® Stratix® 10 MX/NX FPGA高帯域幅メモリー (HBM2) IP で AXI バックプレッシャーが有効になっていない場合、書き込み応答が失われる可能性があります。理由は、ファブリックが 1 サイクルで 2 つの書き込み応答を受け取る可能性があるからです。
非バックプレッシャー・モードでは、サイクル分の読み取り応答バッファリングしかありません。データ損失は、1 組の書き込み応答を受信する連続サイクルが 2 回ある場合に発生します。この問題は、ファブリック・クロックが比較的低い場合に最も普及しています。インターフェイスでの書き込みコマンドレートが低下しても、リフレッシュ・サイクルによって、インテル® Stratix® 10 MX/NX FPGA BMC デバイスによって大量の書き込みコマンドがバッファリングされる場合、リフレッシュが完了すると対応するレスポンスのフラッディングが発生します。
AXI4 準拠のバックプレッシャー処理と同じ FIFO を、インテル® Stratix® 10 MX/NX FPGA高帯域幅メモリー (HBM2) IP 上でインスタンス化することをお勧めします。これはエリアペナルティーを発生させますが、各疑似チャネルの FIFO は 1 つの MLAB (+ カウンターに一部の ALM) のみを必要とします。
この問題は現在、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディションの今後のリリースで解決される予定です。