記事 ID: 000091475 コンテンツタイプ: エラーメッセージ 最終改訂日: 2023/04/18

エラー: Interconnect は必須ですが、現在 acelite インターフェイス・タイプではサポートされていません。

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    HPS F2H インターフェイスが ACE-lite として構成され、ACE-lite マスター (例えば、キャッシュ・コヒーレンシー・トランスレーター IP またはカスタム ACP アダプター IP から) にインテル® Stratix® 10 デバイスまたは インテル Agilex® 7 デバイスに接続されている場合、プラットフォーム・デザイナー・ツールでデザインを生成する際に以下のエラーが表示される場合があります。

    エラー: Interconnect は必須ですが、現在 acelite インターフェイス・タイプではサポートされていません。

    解決方法

    このエラーは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 以降でのみ報告されました。

    現在、プラットフォーム・デザイン・ツールは、接続の正しい動作を支援するため、ACE-lite マスタースレーブ・ペアの間にアダプターを追加しません。Quartus® バージョン 22.1 のプラットフォーム・デザイン・ツールは ACE-lite 接続のチェックを開始し、ACE-lite 接続間で信号のミスマッチが見つかった場合はエラーを報告します。設計者は、ARID、AWID、BID、RID、ARUSER、AWUSER など、すべての信号をチェックして、ACE-lite 接続が期待通りに動作することを確認する必要があります。

    HPS F2H ACE-lite インターフェイスを使用する場合、ACE-lite マスターの ARID、AWID、BID、および RID の幅は、HPS F2H ACE-lite インターフェイスに合わせて 5 に設定する必要があります。ARUSER 信号と AWUSER 信号も ACE-lite 接続間で完全に一致する必要があります。

    関連製品

    本記事の適用対象: 2 製品

    インテル® Stratix® 10 FPGA & SoC FPGA
    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。