HPS F2H インターフェイスが ACE-lite として構成され、ACE-lite マスター (例えば、キャッシュ・コヒーレンシー・トランスレーター IP またはカスタム ACP アダプター IP から) にインテル® Stratix® 10 デバイスまたは インテル Agilex® 7 デバイスに接続されている場合、プラットフォーム・デザイナー・ツールでデザインを生成する際に以下のエラーが表示される場合があります。
エラー: Interconnect は必須ですが、現在 acelite インターフェイス・タイプではサポートされていません。
このエラーは、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 以降でのみ報告されました。
現在、プラットフォーム・デザイン・ツールは、接続の正しい動作を支援するため、ACE-lite マスタースレーブ・ペアの間にアダプターを追加しません。Quartus® バージョン 22.1 のプラットフォーム・デザイン・ツールは ACE-lite 接続のチェックを開始し、ACE-lite 接続間で信号のミスマッチが見つかった場合はエラーを報告します。設計者は、ARID、AWID、BID、RID、ARUSER、AWUSER など、すべての信号をチェックして、ACE-lite 接続が期待通りに動作することを確認する必要があります。
HPS F2H ACE-lite インターフェイスを使用する場合、ACE-lite マスターの ARID、AWID、BID、および RID の幅は、HPS F2H ACE-lite インターフェイスに合わせて 5 に設定する必要があります。ARUSER 信号と AWUSER 信号も ACE-lite 接続間で完全に一致する必要があります。