記事 ID: 000091457 コンテンツタイプ: エラッタ 最終改訂日: 2022/07/07

PCI Express* 向け R タイル・Avalon®・ストリーミング・インテル® FPGA IPが VirtIO トランザクション・レベル・パケットの受信に失敗する理由

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.1 以前の問題により、PCI Express* 向け R タイル・Avalon・ストリーミング・® インテル® FPGA IPのアドレスデコードが失敗し、TLP が無視される場合があります。
     

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ 7 FPGA & SoC FPGA I シリーズ

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。