記事 ID: 000091403 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/15

[ブロック浮動小数点圧縮] がオンになっているときに、O-RAN インテル® FPGA IPで誤った値が表示されるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

O-RAN インテル® FPGA IP バージョン 1.6.0 以前の問題により、[ブロック浮動小数点圧縮] をオンにすると、O-RAN インテル FPGA IPに誤った値が表示される場合があります。

元の PRB 値が最大正の値でほぼ飽和している場合、インテルFPGA O-RAN IP は圧縮 PRB という負の値を生成することがあります。

たとえば、元の PRB 値 "8180" は指数値 '5' を使用して 9 ビットに圧縮され、圧縮された PRB 値は 256 (0x100) として誤って生成されます。圧縮値は 16 ビットとして圧縮解除されることが想定され、期待値は 8192 (0x2000) です。ただし、圧縮解除の結果は 8192(0xE000) になります。

この問題は、'8' から '15' までの IqWidth に影響します。

フロントホール圧縮インテル® FPGA IPにも同じ問題があります。

解決方法

この問題は、O-RAN インテル® FPGA IP およびフロントホール圧縮インテル FPGA IP webcore バージョン 22.2 以降で修正されています。

関連製品

本記事の適用対象: 3 製品

インテル® Arria® 10 FPGA & SoC FPGA
インテル® Stratix® 10 FPGA & SoC FPGA
インテル® Agilex™ FPGA & SoC FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。