記事 ID: 000091381 コンテンツタイプ: トラブルシューティング 最終改訂日: 2022/07/14

PCI Express* 向け P タイルまたは F タイル® Avalon ストリーミング・インテル® FPGA IPで、Configuration Intercept Interface (CII) を使用して 8 ビット以上のアドレスを持つコンフィグレーション・スペース・レジスターにアクセスする際、予期しない結果が生じるのはなぜですか?

環境

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
    インテル® Wharf Rock PCI Express* の Avalon-ST
BUILT IN - ARTICLE INTRO SECOND COMPONENT
詳細

インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.1 以前のバージョンの問題により、VIRTIO サポートが有効になっている場合、8 ビットを超えるアドレスを持つ Configuration Intercept Interface (CII) を使用したコンフィグレーション・スペース・レジスターへのアクセスが正しく動作しない場合があります。レジスターアドレスの下 8 ビットが VIRTIO レジスターと一致するコンフィグレーション・スペース・レジスター・アクセスは、上位 2 つのアドレスビット値に関わらず VIRTIO レジスターアクセスとして認識されます。

解決方法

この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v22.2 で修正されました。

関連製品

本記事の適用対象: 2 製品

インテル® Agilex™ FPGA & SoC FPGA
インテル® Stratix® 10 DX FPGA

1

ご質問はこちらへ

サポートに問い合わせる

免責事項

1

本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。このコンテンツはお客様の便宜と一般的な情報のみを目的として提供されており、情報の正確さと完全性を保証するものではありません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。