記事 ID: 000091358 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/03/14

インテル Agilex 7 デバイスでSDM_IO15ピンドライブが低くなるのは®なぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.2 以前の問題により、インテル Agilex 7 デバイスの SDM_IO15 ®ピンは、SDM ファームウェアによる内部プルアップのない入力として誤って設定されています。 インテル Agilex®・コンフィグレーション・ユーザーガイド では、 SDM_IO15 AS_nRST と定義されており、QSPI フラッシュデバイスのリセットピンに接続する必要があります。

     

    一般的に、これらのフラッシュデバイスは、リセットピンに内部プルアップ抵抗を備えています。このようなシナリオでは、問題が発生しないことがあります。

    ただし、プルアップ機能を持たないバッファーで SDM_IO15 ピンをブリッジすると、 AS_nRST が低く保たれ、フラッシュがリセット状態に保たれる場合があります。

     

     

    解決方法

    この問題を回避するには、SDM_IO15ピンを VCCIO_SDM にプルアップするために、プルアップ 抵抗をボード上に持っている必要があります。

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション バージョン 22.4 以降で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。