詳細
インテル® Quartus® Prime Pro Edition ソフトウェア・バージョン 22.1 以前の問題により、Windows で F タイル Serial Lite IV インテル® FPGA IPを生成する際に、Serial Lite IV IP に誤ったデータレートが設定されることがあります。
次の生成されたファイルの 'EHIP_DATA_RATE' パラメーターで確認できます。
- <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_****.sv
- <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv
このため、F タイル Serial Lite IV インテル FPGA IP を含むデザインをコンパイルする際に、サポートロジック生成エラーが発生することがあります。
この問題は Linux では発生しません。
解決方法
インテル Quartus Prime Pro Edition ソフトウェア・バージョン 22.1 でこの問題を修正するパッチが利用可能です。以下のリンクからパッチ0.19をダウンロードしてインストールします。
この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 22.3 で修正されています。