記事 ID: 000091353 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/08/18

Synopsys* VCS*/VCS MX* シミュレーターを使用する際に、PCI Express* の R タイル・Avalon®・ストリーミング・インテル® FPGA IPがシミュレーションに失敗するのはなぜですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    PCI Express* の R タイル・Avalon®・ストリーミング・インテル® FPGA IPの問題により、Synopsys* VCS*/VCS MX* シミュレーターを使用する際に、非アクティブのためにシミュレーションが停止したというエラーメッセージが表示されることがあります。

    解決方法

    この問題を回避するには、シミュレーションを開始する ときに、次のコマンドを実行します 。
    sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS="" USER_DEFINED_ELAB_OPTIONS="-xlrm\ uniq_prior_final\ -debug_access+all" USER_DEFINED_SIM_OPTIONS="" TOP_LEVEL_NAME="pcie_ed_tb" |ティーシミュレーション.ログ

    この問題は、インテル® Quartus® Prime Pro Edition ソフトウェアのバージョン 22.3 で修正されています。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ I シリーズ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。