記事 ID: 000091267 コンテンツタイプ: トラブルシューティング 最終改訂日: 2023/06/15

インテル Agilex® 7 FPGAの Advanced SEU Detection インテル® FPGA IPを使用している際、ビット範囲に関連するエラーが発生する原因は何ですか?

環境

  • インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション
  • 高度な SEU 検出インテル® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    詳細

    インテル Agilex 7 FPGAs®の合計 CRAM セクター範囲は 0 ~ 4159 (0X103F)、Advanced SEU Detection インテル® FPGA IPでカバーされる最大ビットは 4095 (0xFFF) です。現在の Advanced SEU Detection インテル® FPGA IPビット範囲 (12 ビット) では、影響を受ける インテル Agilex 7 FPGAs®のフレーム内のすべてのビット位置をカバーするには不十分です。

    その結果、SEU イベントがビット範囲 4096 ~ 4159 で発生した場合、不正確なレポート (0x000-0x03F) が表示されます。エラー報告値が0x000から0x03Fの間にある場合、影響を受けるビット範囲は 0 ~ 63 または 4096-4159 です。この問題は、フォルト・インジェクション・デバッガー・ツールにも影響します。

    ただし、SEU の検出と修正は、ビット位置全体で正常に動作しています。

    解決方法

    この問題は、インテル® Quartus® Prime 開発ソフトウェア・プロ・エディション v23.1 で修正されました。

    関連製品

    本記事の適用対象: 1 製品

    インテル® Agilex™ FPGA & SoC FPGA

    ご質問はこちらへ

    サポートに問い合わせる

    免責事項

    1

    本サイトでのすべてのコンテンツの投稿および使用には、Intel.com の利用規約が適用されます。

    このページのコンテンツは、元の英語のコンテンツを人力翻訳および機械翻訳したものが混在しています。この内容は参考情報および一般的な情報を提供するためものであり、情報の正確さと完全性を保証するものではありません。インテルは不正確な翻訳があった場合でもいかなる責任を負いません。このページの英語版と翻訳の間に矛盾がある場合は、英語版に準拠します。 このページの英語版をご覧ください。